Cadence 將代理導入晶片設計，把五週驗證週期縮短為一天
晶片設計面臨一個金錢無法迅速解決的人力問題。Cadence 全球客戶成功副總裁自己的說法是，工作量持續擴張，而業界招聘速度不夠快。因此，該公司今年投入打造能代勞這些工作的代理，並在 9 月開始公布它們帶來的成果。
四個超級代理，一個協調層
Cadence 推出了四個自主「超級代理」。ChipStack 涵蓋自動化數位 RTL 設計與驗證。ViraStack 負責客製化類比佈局生成。InnoStack 涵蓋數位實作與實體簽核收斂。AuraStack 負責 PCB 設計與 3D-IC 封裝。AgentStack 位於它們之上，作為協調框架與主代理，讓單一工作流程能把任務從一個專用代理傳給另一個。
9 月 22 日，該公司為 ChipStack 新增了 RTL 生成代理。它接收高階規格，產出針對功耗、效能與面積最佳化、可投入生產的 RTL，接著進行分析與精煉，全由自然語言提示驅動。它也處理現有 RTL 的更新，讓客戶能用高階描述說明新需求，由代理執行變更，同時檢查功耗、效能與功能是否仍成立。Cadence 表示，在早期評估中，相較於僅由基礎模型產生的程式碼，平均可減少 24% 面積與 18% 功耗，並具備它所稱的 100% 功能正確 RTL。Honda 正在先進車用 SoC 上評估這項工具，這類場景的安全要求與嚴苛功耗範圍，幾乎不容許看似合理卻無法運作的答案。
已投入生產的數字
驗證數字是最值得記住的一項。Cadence 表示，ChipStack 已有超過 20 個客戶專案，並部署於多個晶片設計的生產環境中，早期客戶的 RTL 驗證執行速度提升超過 40 倍，在先進節點設計上，典型的五週驗證週期縮短到不到一天。
ViraStack 已有超過 25 個客戶合作案，據稱在類比與客製化設計上帶來 2 到 10 倍增益。AuraStack 則被引述為 PCB 與封裝工作生產力最高提升 15 倍、上市速度提升一倍。一家汽車供應商 Forvia Hella 將元件放置任務從四天縮短到約四分鐘。
這些是供應商提供的數字，應以此理解。它們也異常具體，使其比一般生產力百分比更可查核。五週週期是客戶本來就會追蹤的數字。
為何代理會增加工具使用量，而非減少
這個市場顯而易見的恐懼是，優秀的代理會吃掉下方的工具。Cadence 執行長 Anirudh Devgan 主張相反，而這個論點值得關注，因為它與 AI 壓縮軟體營收的常見說法相矛盾。
他的說法是，人類設計師一次能執行三到四個實驗，而代理能執行一百個。因此代理會呼叫更多底層引擎，而非更少。Cadence 的代理業務採用用量加訂閱模式，而 EDA 工具的中間層則維持既有商業條款。購買代理的客戶並不會停止購買代理所驅動的軟體。
論點的第二部分是關於工作量。Devgan 的比較是，設計一顆 CPU 以前需要 500 人花五年，現在只需 30 到 40 人花六個月。設計效率提升約一百倍，而總設計活動仍然增加，因為 AI 訓練與推論不斷在新節點上創造對新晶片的需求。
這就是為何人才缺口是賣點，而非附註。如果業界真的招聘不到足夠工程師，能擴大團隊有效規模的代理就是今年唯一能改變局勢的槓桿。同樣的壓力也是 Cadence 的 IP 業務年增超過 40% 的原因，需求集中在 PCIe、UCIe、HBM 與 LPDDR6 介面；也是其以 Palladium Z3 與 Protium X3 平台為基礎的硬體業務創下季度紀錄的原因。驗證容量正成為策略資源，而不只是預算項目。
該公司建立的分層架構
Cadence 對架構的描述是：超級代理協調任務專用代理，而那些代理會呼叫該公司自家的 EDA 軟體，這些軟體已針對代理式使用調校。這種三層設計正是該公司能指向客戶合作數量、而非單一試行案的原因，也是它主張領域專用代理勝過針對同一工作的一般模型的原因。涵蓋數位實作與實體簽核收斂的 InnoStack，在該流程中較早期，Cadence 表示，隨著客戶在先進節點 SoC 設計採用代理式工作流程，它正在累積動能。
領域專精是技術主張
有趣的工程主張不是代理能運作，而是 Cadence 為何認為它們比針對同一任務的一般模型更少產生幻覺。
Cadence 的答案是存取深度。通用代理看見工具輸出，並對報告與日誌進行推理。Cadence 擁有工具所運行的核心引擎，因此其代理能以輸出層以下的掛鉤建構，讓公司能追求確定性，而非看似合理。客戶成功團隊的說法是，代理將抽象層級提高一級：工程工作移到代理，設計師轉向判斷。
生態系工作支持這個說法。Cadence 列出 NVIDIA、TSMC、Socionext 與 Schneider Electric 等公司，部署其代理式工作流程於封裝與 PCB 設計。它與 Intel 針對 14A 製程有多年合作，與 Samsung Foundry 在兩奈米與 3D IC 技術上深化合作，並與 Rapidus 達成協議，將 InnoStack 整合進該公司的代理設計解決方案，目標是將設計周轉時間最多提升一倍。
這項主張將由市場檢驗，而非由基準測試檢驗。Synopsys 在 2026 年 3 月推出自家的代理式工程工作流程，聲稱生產力最高提升一倍，某些情況可達五倍。兩家公司賣的是同一個概念：晶片設計是一套流程，而非一個提示，而價值在於了解這套流程。
擴充後的 ChipStack 與 InnoStack 功能預計在 2026 年第四季提供給特定早期存取客戶。Cadence 公布第二季營收成長 24%，積壓訂單達 81 億美元，並將全年成長預期上調至 19%。擁有如此規模積壓訂單的公司，有本錢讓代理以良率和功耗、而非展示來被評判，而這本來就是正確的測試。能在一天而非五週內完成驗證的設計，唯有從該流程產出的晶片達到其功耗目標才有用，而這是一項沒有基準測試工具能定論的主張。