Cadence mette gli agenti nella progettazione dei chip e riduce un ciclo di verifica di cinque settimane a un giorno

La progettazione dei chip ha un problema di manodopera che il denaro non può risolvere rapidamente. Secondo la stessa Cadence, per voce di un vicepresidente del customer success globale, il lavoro continua a espandersi e il settore non riesce ad assumere abbastanza velocemente. Così l'azienda ha passato quest'anno a costruire agenti che facciano il lavoro al posto loro, e a settembre ha iniziato a pubblicare ciò che hanno prodotto.

Quattro super agenti, un unico livello di orchestrazione

Cadence ha lanciato quattro "super agenti" autonomi. ChipStack copre la progettazione e verifica RTL digitale automatizzata. ViraStack gestisce la generazione di layout analogici personalizzati. InnoStack copre l'implementazione digitale e la chiusura del signoff fisico. AuraStack si occupa della progettazione PCB e del packaging 3D-IC. AgentStack si colloca al di sopra di loro come framework di orchestrazione e agente principale, così un singolo flusso di lavoro può passare un'attività da un agente specialistico a un altro.

Il 22 settembre l'azienda ha aggiunto un agente di generazione RTL a ChipStack. Prende una specifica di alto livello e produce RTL pronto per la produzione, ottimizzato per potenza, prestazioni e area, poi lo analizza e lo affina, il tutto guidato da prompt in linguaggio naturale. Gestisce anche gli aggiornamenti all'RTL esistente, consentendo a un cliente di descrivere un nuovo requisito ad alto livello e all'agente di eseguire la modifica verificando che potenza, prestazioni e funzionalità tengano ancora. Nelle prime valutazioni Cadence riporta una riduzione media dell'area del 24 per cento e della potenza del 18 per cento rispetto al codice prodotto da un solo modello di base, con quello che descrive come RTL funzionalmente accurato al 100 per cento. Honda sta valutando lo strumento su SoC automobilistici avanzati, dove i requisiti di sicurezza e gli stretti limiti di potenza lasciano poco spazio a una risposta dall'aspetto plausibile che non funzioni.

I numeri già in produzione

Il dato sulla verifica è quello da tenere a mente. Cadence afferma che ChipStack ha più di venti progetti con clienti ed è distribuito in produzione su molteplici progetti di chip, e che i primi clienti hanno visto la validazione RTL andare più di 40 volte più veloce, portando un tipico ciclo di verifica di cinque settimane a meno di un giorno su un progetto a nodo avanzato.

ViraStack ha più di 25 incarichi con clienti, con guadagni segnalati da due a dieci volte nella progettazione analogica e personalizzata. AuraStack è indicata con una produttività fino a 15 volte superiore e il doppio della velocità di accesso al mercato per il lavoro su PCB e packaging. Un fornitore automobilistico, Forvia Hella, ha ridotto un'attività di posizionamento dei componenti da quattro giorni a circa quattro minuti.

Questi sono numeri del fornitore e vanno letti come tali. Sono anche insolitamente specifici, il che li rende verificabili in un modo in cui una percentuale di produttività di solito non lo è. Un ciclo di cinque settimane è un numero che un cliente già monitora.

Perché gli agenti aumentano l'uso degli strumenti invece di ridurlo

La paura ovvia in questo mercato è che i bravi agenti mangino gli strumenti che stanno sotto di loro. L'amministratore delegato di Cadence, Anirudh Devgan, sostiene il contrario, e l'argomentazione vale la pena di essere seguita perché contraddice la storia abituale secondo cui l'IA comprime i ricavi del software.

La sua versione è che un progettista umano può eseguire tre o quattro esperimenti alla volta, mentre un agente può eseguirne cento. Gli agenti, quindi, chiamano più motori sottostanti, non meno. Il business agentico di Cadence si basa su un modello a consumo più abbonamento, mentre lo strato intermedio degli strumenti EDA mantiene i suoi termini commerciali esistenti. I clienti che acquistano agenti non smettono di acquistare il software che gli agenti guidano.

La seconda metà dell'argomentazione riguarda il carico di lavoro. Il paragone di Devgan è che progettare una CPU una volta richiedeva 500 persone per cinque anni, e ora richiede da 30 a 40 persone per sei mesi. L'efficienza di progettazione è migliorata di circa cento volte, e l'attività di progettazione totale è comunque aumentata, perché addestramento e inferenza dell'IA continuano a creare domanda di nuovi chip su nuovi nodi.

Ecco perché il divario di talenti è il fulcro della proposta, non una nota a margine. Se il settore non riesce davvero ad assumere abbastanza ingegneri, gli agenti che espandono la dimensione effettiva di un team sono l'unica leva che si muove quest'anno. La stessa pressione spiega perché il business IP di Cadence è cresciuto di oltre il 40 per cento anno su anno, con la domanda concentrata nelle interfacce PCIe, UCIe, HBM e LPDDR6, e perché il suo business hardware, basato sulle piattaforme Palladium Z3 e Protium X3, ha avuto un trimestre record. La capacità di verifica sta diventando una risorsa strategica più che una voce di bilancio.

La gerarchia che l'azienda ha costruito

La descrizione che Cadence dà dell'architettura è che i super agenti orchestrano agenti specifici per attività, e quegli agenti chiamano il software EDA dell'azienda, che è stato ottimizzato per l'uso agentico. Questo design a tre livelli è il motivo per cui l'azienda può indicare il numero di incarichi con i clienti anziché un singolo progetto pilota, e per cui sostiene che gli agenti di dominio battono un modello generale puntato sullo stesso compito. InnoStack, che copre l'implementazione digitale e la chiusura del signoff fisico, è in una fase precedente di quel processo, e Cadence afferma che sta accumulando slancio mentre i clienti adottano flussi di lavoro agentici per la progettazione di SoC a nodo avanzato.

La specificità del dominio è l'affermazione tecnica

L'affermazione ingegneristica interessante non è che gli agenti funzionano. È perché Cadence pensa che allucinino meno di un modello generale puntato sullo stesso compito.

La risposta di Cadence è la profondità di accesso. Un agente generico vede gli output degli strumenti e ragiona su report e log. Cadence possiede i motori principali su cui girano gli strumenti, quindi i suoi agenti possono essere costruiti con hook sotto lo strato di output, il che consente all'azienda di puntare al determinismo anziché alla plausibilità. L'inquadramento del team del customer success è che gli agenti alzano l'astrazione di un livello: il lavoro ingegneristico passa all'agente, e il progettista passa al giudizio.

Il lavoro sull'ecosistema supporta questa narrazione. Cadence elenca NVIDIA, TSMC, Socionext e Schneider Electric tra le aziende che stanno distribuendo i suoi flussi di lavoro agentici per il packaging e la progettazione PCB. Ha un impegno pluriennale con Intel sul processo 14A, ha approfondito il lavoro con Samsung Foundry sulla tecnologia a due nanometri e 3D IC, e ha concordato con Rapidus di integrare InnoStack nella soluzione di progettazione agentica di quell'azienda, puntando fino al doppio della velocità di turnaround progettuale.

Quell'affermazione sarà messa alla prova dal mercato più che da un benchmark. Synopsys ha rilasciato il proprio flusso di lavoro di ingegneria agentica a marzo 2026, sostenendo una produttività fino al doppio e, in alcuni casi, cinque volte. Entrambe le aziende vendono la stessa idea, cioè che la progettazione dei chip è un flusso più che un prompt, e che il valore sta nel conoscere il flusso.

Le funzionalità ampliate di ChipStack e InnoStack dovrebbero raggiungere clienti selezionati in accesso anticipato nel quarto trimestre del 2026. Cadence ha riportato una crescita dei ricavi del secondo trimestre del 24 per cento e un portafoglio ordini di 8,1 miliardi di dollari, e ha alzato la previsione di crescita per l'intero anno al 19 per cento. Un'azienda con un portafoglio ordini di quelle dimensioni può permettersi di lasciare che gli agenti siano giudicati su resa e potenza anziché su una demo, che è comunque il test giusto. Un progetto che si verifica in un giorno invece che in cinque settimane è utile solo se il silicio che esce dal flusso rispetta il target di potenza, e questa è un'affermazione che nessun sistema di benchmark sarà in grado di risolvere.